電磁干擾 (EMI) 是電子器件設計人員面臨的一項主要挑戰。FCC 和歐盟所執行的嚴格指導原則對于系統可產生的 EMI 量做出了限制。無論是晶體振蕩器還是硅基 PLL,頻率參考都可能是電路板的主要 EMI 來源。使用擴頻時鐘是應對此類情況的一種有效工具。

何謂擴頻時鐘?:

擴頻是一種可對時鐘頻率進行輕微調整來降低時鐘產生的峰值能量的技術。使用擴頻時鐘技術可降低時鐘產生的基頻和后續諧振的 EMI,從而降低整個系統的 EMI。擴頻時鐘發生器 (SSCG) 產品支持兩種不同類型的擴頻:向下擴頻和中心擴頻。向下擴頻在標稱時鐘頻率以下進行調節,中心擴頻均勻分布于標稱時鐘頻率上下方進行調節。使用的擴頻類型取決于時鐘目標的規范。一些目標芯片組、CPU 等具有不可違反的最大時鐘頻率規范。在這些情況下,應使用向下擴頻。

如果根據需求選擇最佳擴頻時鐘:

瑞薩電子擁有由模擬和數字鎖相環路 (PLL) 技術構成的專利組合,這些技術構成了靈活的擴頻時鐘發生器 (SSCG) 廣泛產品組合。瑞薩電子的擴頻時鐘發生器產品組合擁有支持晶體或時鐘參考輸入的產品。對于需要在時鐘參考輸入中注入擴頻時鐘的系統,瑞薩電子的高性能 PLL 技術可在降低 EMI 的同時保持良好的相位噪聲和高性能。采用瑞薩電子的擴頻技術之后,客戶可節省在昂貴的屏蔽套、抗流圈和鐵氧體磁環方面所花費的成本和時間,同時還能維持很高的性能。